

BÀI THỰC HÀNH SỐ 1

Làm quen với custom designer và thiết kế cổng inverter

I. Mục tiêu

Giúp sinh viên làm quen với công cụ Galaxy Custom Designer của Synopsys với bộ thư viện 90nm, đồng thời giúp cho sinh viên nắm được quy trình của công cụ này và áp dụng vào thiết kế một cổng logic cơ bản là cổng Inverter. Ngoài ra bài thực hành này sẽ hướng dẫn sinh viên biết cách cài đặt và mô phỏng thiết kế của mình trên các phần mềm khác như HSPICE, PSPICE,...

II. Công cụ Galaxy Custom Designer và thư viện PDK 90nm

1. Đăng nhập và chạy license máy ảo REDHAT

- Đăng nhập

User : **root**


Password : **123456**

- Mở terminal: chuột phải → Open Terminal

Gõ: `"/usr/synopsys/SCL/s"`

Lưu ý: Lệnh này phải được chạy đầu tiên khi mở máy và khởi động lại máy

2. Luồng thiết kế của Galaxy Custom Designer



3. Khởi động Galaxy Custom Designer

- Tạo thư mục làm việc

Giải nén thư mục *lab1vlsi.tar* vào directory */root/*


Command: *tar -zxf lab1vlsi.tar*

Truy cập vào folder inverter bằng lệnh:

cd lab1vlsi/inverter

Nhập lệnh để mở custom design:


cdesigner &



- Tạo thư viện

Tại mỗi directory đang làm việc sẽ chứa một file chứa những thông tin của thư viện có tên là *lib.defs*. Để sử dụng thư viện chọn Tools → Library

Manager Library Manager được chia làm 4 cửa sổ con:




- Libraries: chứa tên của thư viện
- Cell Categories: dùng để nhóm các phần tử theo một cách đặc tả nào đó
- Cells: chứa các cells cơ bản cùng nhóm
- Views: chứa kiểu thiết kế của cells

Tạo mới một thư viện có tên là *inv* bằng cách chọn


File → New → Library. Đặt tên là *inv* → OK.

Trong Library Manager sẽ xuất hiện thêm một thư viện inv trong phần Libraries


Nhấp chuột phải vào phần cửa sổ *Cells* → *New* để tạo cell mới, đặt tên cho cell này là inv → OK




Nhấp phải chuột vào cửa sổ *Views* → *New*. Trong phần View Name chọn Schematic → OK




Mở Schematic của phần tử inv bằng Schematic Editor bằng cách nhấp đôi chuột trái lên Schematic ở cửa sổ Views.



4. Làm quen với của sổ schematic editor



- Thanh công cụ bên trái



- Chức năng:


1	Thêm linh kiện	11	Xoay trái 90^0
2	Thêm node	12	Xoay phải 90^0
3	Đặt tên dây dẫn hoặc node	13	Lật trái qua phải
4	Thêm PIN	14	Lật dưới lên
5	Sao chép và đổi tên thiết kế	15	Properties
6	Undo	16	Xóa linh kiện
7	Redo	17	Cut

8	<i>Move linh kiện</i>	18	<i>Copy</i>
9	<i>Stretch</i>	19	<i>Paste</i>
10	<i>copy cell</i>		

- **Lưu ý:** Sinh viên nên nhớ các phím tắt của các chức năng trên để tiện thiết kế
- Thanh công cụ ở trên: *sinh viên tự tìm hiểu*




- Thông số của PMOS (NMOS)
Click (1) ở thanh công cụ bên trái gõ như hình để xem các thông số của PMOS (NMOS)




III. Thiết kế schematic và mô phỏng inverter (Front-end)

1. Thiết kế mạch inverter




- Trong đó:
VDD, GND được lấy từ thư viện Basic
PMOS, NMOS được lấy từ thư viện reference90RF với thông số như hình
in là PIN (type: input)
out là PIN (type: output)
Trong quá trình thực hiện để thoát tác vụ hiện tại nhấn ESC
➔ Khi thiết kế xong, click Check and Save và ở cửa sổ Custom Designer Console sẽ hiện như hình dưới. Nếu có lỗi cửa sổ này sẽ thông báo, đồng thời trên cửa sổ làm việc của schematic, những vị trí lỗi sẽ được highlight




2. Tạo Symbol

- Để tiện cho việc mô phỏng hoặc tái sử dụng để thiết kế cho một mạch khác, người ta sẽ tạo một symbol cho mạch. Symbol này sẽ đại diện cho mạch trong các thiết kế.
- Để tạo symbol cho inverter ta làm như sau:
 Trong cửa sổ Schematic Editor chọn Design → New Cellview → From Cellview
 Một cửa sổ khác sẽ hiện ra. Vị trí của các pin sẽ được hiển thị trên symbol như trong mục Adjust Pins. Nếu cần thay đổi vị trí của Pin ta chỉ cần drag Pin tới vị trí mong muốn



Click OK → Một cửa sổ Symbol Editor hiện ra như hình dưới




- Hình vuông màu đỏ là phần viền (Selection) của symbol
- Hình vuông màu xanh là phần hình thể (shape) của symbol




Xóa hình vuông màu xanh bên trong bằng cách nhấp chọn ô màu xanh → bấm delete. Làm tương tự với hình màu đỏ.

Dùng công cụ Add → Shape để vẽ hình như sau



Vẽ phần viền cho hình vừa mới tạo bằng cách chọn Add → Selection → Chọn Auto Create ở thanh tác vụ mới hiện ra. Ta được kết quả:




Bấm Design → Save (F2) để lưu symbol lại.


3. Test-bench

- Tạo một mạch làm testbench cho inverter ta cần làm một mạch khác để tạo môi trường kiểm tra hoạt động của mạch.
- Thực hiện các bước sau để tạo testbench cho inverter như sau:


Trong Library Manager → Nhấp chuột phải vào cửa sổ Cells chọn New → Đặt Cell Name là inv_test → OK → Bấm chọn cell inv_test. Nhấp chuột phải vào cửa sổ Views → New → Chọn View Name là Schematic → OK.



Mở schematic của cell inv_test lên bằng cách nhấp đôi vào schematic → Chọn Add Instance → Chọn các thông số như hình:




Rê chuột ra canvas và bấm chuột trái để thêm Inverter
Sau đó vẽ thêm một số thành phần sau:



Trong đó:

- V1 nằm trong thư viện analogLib → vdc. Chọn vdc = 1.2v
- V2 nằm trong thư viện analogLib → vpulse. Chọn thông số như hình




Đặt tên pin cho đầu ra inverter là: result

4. Mô phỏng kết quả bằng SAE

- Phần này sẽ giới thiệu mô phỏng với các thao tác trên giao diện của phần mềm *cdesigner*.
- Trong màn hình Schematic Editor của *inv_test* chọn *Tools* → *SAE* Thực hiện các bước sau:


Setup → Analyses. Chọn các thông số như hình → OK



Setup → Model Files → Click vào “Click to add” (không phải **browser**) → Mở biểu tượng directory bên cạnh. Trỏ đến đường dẫn *PDK/hspice/* chọn file *reference_model.inc* → Open → OK.

Chọn Simulation → Netlist and Run


Một cửa sổ thông báo hiện ra, tại cửa sổ *hspice.st0* hiện thông tin như sau báo kết quả simulation đã thành công.



- Trong cửa sổ Custom Designer SAE làm các bước sau:

Tại mục Expression, click thêm một dòng

Chọn “Select Output in Design” → bấm chọn dây nối vào cổng Input của inverter




Tương tự, bấm thêm một dòng tại *expression* và chọn dây nối ra ngõ output của inverter

Output	Expression	Analyses	Value	Plot
	v(/net13)		☒	☒
	v(/result)		☒	☒
Click to add				

Kết thúc bấm chọn nút Plot tại góc phía dưới bên phải của cửa sổ hiện tại.

Một chương trình có tên là WaveView hiện kết quả mô phỏng như hình dưới.



Nhấp chuột phải vào phần cửa bên trái chọn Ungroup. Chọn các tính năng trong Axes → Zoom để tìm hiểu cách phóng to/ thu nhỏ của chương trình.



Chọn Tools → Measurement. Tại panel Measurement chọn Rise/Fall Time → OK. Nhấn giữ chuột trái vào nút mới xuất hiện và di chuyển đến gần cạnh lên/xuống của xung để đo thời gian cạnh lên hoặc thời gian cạnh xuống. Sinh viên sử dụng các cách đo khác tùy vào mục đích và yêu cầu của bài thực hành.

5. Mô phỏng thiết kế bằng lệnh SPICE

- Một mạch được thiết kế bằng đồ họa đều có thể được trình bày dưới dạng file netlist. Để hiểu thêm về netlist, sinh viên đọc tài liệu *hspice-example.pdf*
- Để tạo file netlist ta làm các bước sau:

Tại cửa sổ **schematic editor** của **inv_test** chọn Tools → Simulation.


Trên Toolbar có thêm một mục có tên là Simulation → Chọn Simulation → Initialize → New → Một bảng hiện ra, chọn directory làm nơi lưu trữ các dữ liệu mô phỏng (ở hướng dẫn này để mặc định) → Chọn Simulator là HSPICE → Create

Chọn Simulation → Run → Netlist → Xuất hiện thông báo thành công việc xuất file netlist ở Console.


Information: "Netlisting finished successfully." (NETLISTING-012)





- Lần lượt thực hiện các thao tác sau:
Tạo một directory tại /lab1vlsi/ có tên là inv_simulation
Vào directory lab1vlsi/inverter/inv_test.HSPICE1 và copy file netlist.final ra directory *inv_simulation* vừa tạo.
Chuyển cửa sổ làm việc đến directory *inv_simulation*
Mở file netlist.final lên bằng lệnh sau
>> gedit netlist.final &
Một cửa sổ trình soạn thảo gedit hiện lên.
Tìm dòng sau
**Models section*
**Include parameters*
**.include 'my_model_parameters.inc'*
Chỉnh sửa dòng thứ 3 để chèn file models của hspice (chú ý phải xóa ký tự *).
Dòng bên dưới là ví dụ
.include './PDK/hspice/reference_models.inc'
Tương tự, tìm và bỏ chọn ký tự * dòng bên dưới
.tran 0.1n 100n START=0
Lưu file
Trong directory *inv_simulation* gõ lệnh
>> hspice -i netlist.final -o netlist.lis
Gõ lệnh sau để hiển thị kết quả mô phỏng
>> wv netlist.tr0 &
Một cửa sổ waveview hiện ra
Chọn hiển thị sóng như hình sau: toplevel → V(net13) → V(Result)



Ngoài ra, sinh viên có thể sử dụng các công cụ khác như HSPICE, PSPICE, LTSPICE,... để mô phỏng tương tự như mục 5 này. Ở đây, khuyến khích sinh viên sử dụng công cụ HSPICE để mô phỏng vì HSPICE chính là công cụ sinh ra file netlist này. Tuy nhiên sinh viên cần lưu ý đổi tên file *netlist.final* thành *netlist.sp* để sử dụng trên phần mềm này, đồng thời sinh viên cũng cần phải copy file *reference_models.inc* để cùng thư mục với file *netlist.sp*






➔ Kết quả mô phỏng ở phần mềm Hspice này hoàn toàn giống với mô phỏng SAE và mô phỏng bằng lệnh spice.


IV. Layout Inverter (Back-end)

1. Tạo thư viện làm việc và các luật thiết kế


- Trong thư viện inv, tạo thêm một view của inv có tên là layout như hình




Mở layout của inverter lên, ta có giao diện của Layout Editor như hình



- Sinh viên tham khảo file “designer rules.pdf” để biết các luật thiết của bộ thư viện PDK90nm của Synopsys. File PDF này sẽ dùng xuyên suốt trong quá trình thực hành môn thiết kế vi mạch số.
2. Quy ước khi layout
 - Layout dây nguồn VDD và GND: độ rộng = $8 * \lambda$ (với $\lambda = 90 \text{ nm}$)
 - Các dây metal lẻ phải được vẽ theo chiều thẳng đứng, các metal chẵn được vẽ theo chiều ngang.
 3. Tạo mối nối chung giữa các CMOS
 - Vào Options → Design (E) → Command và bấm chọn Auto abutment. Giữ chuột trái và di chuyển để 2 CMOS gần nhau như hình vẽ để cực S và cực D gần nhau




Bỏ nhấn chuột, hai cực của hai CMOS tự động nối liền với nhau




4. Layout inverter


- Ở bước này sinh viên sẽ tiến hành layout cổng inverter từ PMOS, NMOS và các lớp metal, cụ thể như sau:
Click vào create instance (phím tắt I) để lấy PMOS và điều chỉnh các thông số như hình dưới




Tương tự, sinh viên cũng lấy NMOS từ thư viện và điền các thông số giống với thông số của NMOS ở phần 1 mục III. Ta được như hình dưới




Sinh viên cần phải chỉnh khả năng view linh kiện từ 0 $\rightarrow$ 1 (1 ở đây còn tùy thuộc các khối block cha - con được dùng trong thiết kế). Ngoài ra sinh viên cần bật tính năng SmartDRD để phần mềm kiểm tra lỗi DRC trong lúc thiết kế nhằm tiết kiệm thời gian.



Sau khi hoàn thành các bước trên ta được như hình dưới.



Tiến hành kết nối PMOS và NMOS lại với nhau, đồng thời đi đường dây POWER cho mạch inverter.



- Những điểm cần chú ý khi layout inverter:

- Kích thước dây nguồn VDD!, GND! và chiều đi của các lớp metal. Ở đây ta dùng 2 metal là metal 1 (màu xanh dương) và metal 2 (màu vàng)
- Để kết nối 2 lớp metal khác nhau, ta sử dụng via trong thư viện reference90nm. VD: để nối m1 với m2 ta dùng via12, m2 với m3 ta dùng via23,... Luôn nhớ rằng giữa metal và poly thư viện chỉ hỗ trợ metal 1 và poly thông qua poly_cust.
- Để gộp các khối metal cùng 1 lớp, ta tiến hành select các khối đó và chọn Edit → merge (Shift + M) → OK.
- Để tạo chân PIN (vdd!, gnd!, in, out) cho layout: create → pin → by sharp, sau đó gõ vào ô Name. Đánh dấu stick và label



Chú ý: Các lớp vật liệu như: poly, m1, m2 bây giờ ta sẽ chọn thuộc tính “pin” thay vì thuộc tính “drw” trong LPPs.

- Tạo viền cho thiết kế: Create → Boundry → Auto Create

5. Kiểm tra Design Rules Check (DRC)

- Bước này sử dụng chức năng DRC để kiểm tra thiết kế đã đúng với các luật thiết kế hay không.

Vào Verification → DRC → Setup and Run


Tại tab Main, chú ý đến các option sau:

- Run Dir: thư mục chứa các file kiểm tra drc
- Job Parameters → Tool: chọn Hercules
- Job Parameters → Runset: Chọn runset file *reference_drc.ev* tại *PDK/hercules/drc*


Tại Custom Options, chọn file Layer Map tại

/PDK/techfiles/reference90RF_layer.map


Bấm OK → OK → Chờ... Nếu thiết kế không phạm luật nào sẽ được thông báo tại Custom Designer Console như sau:



Nếu xuất hiện lỗi, một cửa sổ sẽ hiện ra thông báo các lỗi có trong thiết kế



Sinh viên chuyển sang tag DRC Errors để sửa lỗi, khi click vào lỗi trong cửa sổ layout phần mềm sẽ highlight vị trí lỗi. Sinh viên cần sửa hết các lỗi trước khi chuyển sang bước tiếp theo.



6. Kiểm tra Layout Versus Schematic (LVS)


- Bước này kiểm tra layout có được thiết kế đúng với thiết kế (schematic). Vào Verification → LVS → Setup and Run

Tương tự với DRC, tại thẻ Main chọn các thông số như sau:

- Run Dir:
- Job Parameters → Tool : chọn hercules
- Job Parameters → Runset : Chọn runset file reference_lvs.ev tại PDK/herceles/lvs

Tại Custom Options, chọn Layer Map giống như bước DRC.

Bấm OK → OK → Đợi... Nếu schematic và layout giống nhau thì tại Custom Designer Console sẽ có thông báo như sau:



Nếu lỗi sinh viên cần kiểm tra lại các thông số, các kết nối giữa PMOS, NMOS, POWER và các via đã được chèn đúng vị trí hay chưa? Phần mềm cũng hỗ trợ sửa lỗi bằng cách highlight những vị trí khác nhau giữa schematic và layout thông qua hai cửa sổ thiết kế schematic và layout. Sinh viên cần sửa hết các lỗi trước khi chuyển sang bước tiếp theo.

7. Trích xuất tụ, trở ký sinh (Layout Parasitic Extraction – LPE)

- Bước này ước tính và hiển thị lượng ký sinh trên mạch bao gồm tụ và trở.

Chọn Verification → LPE → Setup and Run

Trong thẻ Main chú ý các option sau:

- Run Dir: chọn nơi chứa file khi thực hiện trích xuất ký sinh.
- Job Parameters → Tool: Chọn StarRC
- Job Parameters → Runset: Chọn file star_herc_cmd trong directory /PDK/starrc


Trong thẻ Extraction Options chọn chú ý các thiết lập sau

- Layout Extraction → LVS Tool:
- Layout Extraction → Milkyway... → Trở đến thư mục EXTRACT_VIEW (thư mục này được tạo ra ở bước LVS).


Chờ đến khi kết quả hiện ra, kết quả là bản layout có kèm theo một số tụ và điện trở ký sinh trên layout, tùy vào thiết kế mà thời gian chạy nhanh hay chậm.

- Mô phỏng PostLayout

Ở mục III ta đã tạo cells có tên là: inv_test . Bây giờ ta sẽ tiến hành tạo một views mới của inv_test: click phải → new và chọn như hình:




Một cửa sổ hiện ra, sinh viên cấu hình như hình dưới:



Sinh viên Save lại cấu hình


Tại views config của cell inv_test: click phải → open design, mạch test_bench ở mục III sẽ hiện ra, khi click vào symbol của inverter sẽ hiện ra hình PostLayout (starrc)



Sinh viên thực hiện mô phỏng SEA và spice như trình bày ở mục III.

V. Các thách thức thường gặp

1. Cảnh báo không tìm thấy file *lib.defs*?



- Trả lời: File *lib.defs* là file chứa đường dẫn tới thư viện PDK và thiết kế của người dùng, để giải quyết vấn đề này, ta cần chỉnh lại đường dẫn sao cho đúng: Copy file *lib.defs* trong thư viện PDK ra thư mục mà ta khởi động công cụ Custom Designer này, sau đó mở file này và thêm vào các dòng dưới:

INCLUDE \$SYNOPSYS_CUSTOM_INSTALL/samples/lib.defs

DEFINE reference90RF ../lab/PDK/reference90RF


ASSIGN reference90RF libMode shared

Cấu trúc lệnh:

DEFINE_<Tên biến>_<đường dẫn tới đang chứa thiết kế/thư viện>

ASSIGN_<Tên biến>_<chế độ chia sẻ>


Sau khi chỉnh các thông số trên, ta tiến hành khởi động lại công cụ, nếu thành công thì sẽ như hình sau:




2. Một số phím tắt cơ bản nên nhớ

Phím tắt	Chức năng
K	Lấy thước đo Lưu ý: Để xóa toàn bộ các thước đã dùng, dùng phím tắt K, sau đó chọn delete all
S	Dùng để điều chỉnh kích thước (dài, rộng) đối với các khối tự vẽ (dùng cho layout)
P	Lấy Pin
I	Create instance
C	Copy
M	Move
Q	Properties
ESC	Hủy bỏ thao tác chức năng hiện tại
Delete	Xóa

3. Không nhìn thấy các lớp LPPs trong cửa sổ layout?



- Trả lời: Sinh viên cần copy 2 file được đính kèm theo bài lab để đưa vào thiết kế. Sinh viên copy file display.tcl vào thư mục khởi động tool, sau đó copy file tech.db vào thiết kế - thư mục con của thư mục khởi động tool. Sinh viên khởi động lại tool, xóa view name layout rồi tạo lại.



--Hết--